IT之家 8 月 31 日音问尊龙体育网，Reddit 网友昨天挖出了一项名为“软件界说超等中枢”（Software Defined Super Cores, SDC）的专利，编号为 EP4579444A1。

该技艺旨在不依赖硬件界限彭胀或制程工艺升级的情况下，通过软件协调多中枢协同责任，显赫增强单线程处置才能。

从字面真谛上来看，该技艺旨在让两个或多个 CPU 中枢协同责任，就像一个超大中枢相似，听起来很像奔腾 4 期间流传的“逆超线程”传奇。还有东谈主预计，这与英特尔取消的“皇家中枢”（Royal Core）名目存在某种关系。

关于天下熟谙的传统 CPU 来说，单个物理中枢的性能进步存在边缘效益递减问题，是以业界更多依赖于制程与频率的进步来提高单核性能。

灵验户以为，英特尔连年来力推 P+E 核的羼杂架构实属无奈之举，其中的 E 核实质上技艺比 P 核更先进，但如何 E 核无法独自扛起大旗。

好多用户但愿英特尔能推出一款全 P 核的处置器（Bartlett Lake 仅面向镶嵌式平台），但短期内或许很难，致使道路图露馅 2028 年的 Titan Lake 将充足撤废 P 核（提供最高 100 个 E 核）。

英特尔本次公布的专利露馅，英特尔但愿其 CPU 概况将要津拆分红多个代码块，从而将扫数任务溜达到多个并行的小核上合作加快完成，而不是摧毁元气心灵去构建费电的大核。

从操作系统视角来看，这些协同责任的中枢组仍被视为妥洽的逻辑中枢（无需软件层适配），但实践上是多个中枢在协同责任。

从用户角度来看，这一技艺似乎概况将两个或多个较小的中枢动态团员为一个更大的“超等中枢”，杀青对单线程任务的高效处置。

尽管多中枢协同责任靠近领导王法调理与数据同步等技艺挑战，但英特尔在专利中宣称，SDC 技艺可通过格外领导及“影子存储缓冲区”（Shadow Store Buffer）等机制保险中枢间数据传递的准确性。

值得注主义是，该技艺并非多线程并行处置，而是针对单线程操作的专项优化。其上风在于无需提高电压或频率即可进步 IPC，尤其适用于突发性高负载单线程任务。字据专利描画，CPU 可字据负载需求动态在“惯例中枢”与“超等中枢”之间走动切换。

现在该技艺仍处于专利阶段，实践利用需克服中枢间低延长通讯、操作系统调度适配等工程化贵重。业界护理该技艺能否利用于英特尔昔日处置器架构中，IT之家后续也将保抓护理，敬请期待。